高速pcb設計常見阻抗匹配的方式

串聯(lián)終端匹配

在信號源端阻抗低于傳輸線特征阻抗的條件下,，在信號的源端和傳輸線之間串接一個電阻r，使源端的輸出阻抗與傳輸線的特征阻抗相匹配,，抑制從負載端反射回來的信號發(fā)生再次反射,。

匹配電阻選擇原則：匹配電阻值與驅動器的輸出阻抗之和等于傳輸線的特征阻抗。常見的cmos和ttl驅動器,，pcb設計代工,，其輸出阻抗會隨信號的電平大小變化而變化。因此,，天津pcb設計,，對ttl或cmos電路來說，pcb設計加工,，不可能有十分正確的匹配電阻,，只能折---慮。鏈狀拓撲結構的信號網路不適合使用串聯(lián)終端匹配,，所有的負載必須接到傳輸線的末端,。

串聯(lián)匹配是常用的終端匹配方法。它的優(yōu)點是功耗小,，不會給驅動器帶來額外的直流負載,，也不會在信號和地之間引入額外的阻抗，而且只需要一個電阻元件。

常見應用：一般的cmos,、ttl電路的阻抗匹配,。usb信號也采樣這種方法做阻抗匹配。

什么是pcb中的板級去耦呢,？

板級去耦其實就是電源平面和地平面之間形成的等效電容,，這些等效電容起到了去耦的作用。主要在多層板中會用到這種設計方法,，因為多層板可以構造出電源層和地層,，而一層板與兩層板沒有電源層和地層，所以設計不了板級去耦,。

多層板設計板級去耦時,，為了達到好的板級去耦效果，一般在做疊層設計時把電源層和地層設計成相鄰的層,。相鄰的層降低了電源?地平面的分布阻抗,。從平板電容的角度來分析，由電容計算公式c=εs/4πkd可以,，兩平板之間的距離d越小,，電容值越大，相當于加了一個大的電解電容,，相鄰的層兩平面的d是比較小的,，所以電源層和地層設計成相鄰的層，可以達到比較好的去耦效果,。